본문내용
1. FET 증폭기
1.1. 결과
1.1.1. 회로실험 결과
회로실험 결과는 다음과 같다.
표24-1에 나타난 바와 같이 입력전압이 97.65 mV일 때 출력전압이 395.14 mV로, 전압이득(Av)은 4.04 [V/V]로 측정되었다.
표24-2를 통해 부하저항 RD가 4.7 kΩ일 때 출력전압이 711.99 mV로, 전압이득(Av)이 7.29 [V/V]임을 확인하였다. 또한 RD가 680 Ω일 때 출력전압은 128.77 mV이고 전압이득(Av)은 1.31 [V/V]로 나타났다.
표24-3에서는 게이트 저항 RG가 10 kΩ일 때 출력전압이 376.93 mV이고 전압이득(Av)이 3.86 [V/V]인 것을 확인할 수 있다. RG가 10 MΩ일 때도 출력전압이 378.88 mV이고 전압이득(Av)이 3.86 [V/V]로 측정되었다.
표24-4의 결과에 따르면 입력전압이 1.006 V일 때 출력전압은 718.05 mV이고 전압이득(Av)은 0.71 [V/V]로 나타났다.
표24-5에 제시된 바와 같이 소스 저항 Rs가 4.7 kΩ일 때 출력전압은 803.33 mV이고 전압이득(Av)은 0.79 [V/V]였다. Rs가 470 Ω일 때는 출력전압이 391.66 mV이고 전압이득(Av)이 0.39 [V/V]로 측정되었다.
표24-6의 결과에서는 게이트 저항 RG가 1 MΩ일 때 출력전압이 716.00 mV이고 전압이득(Av)이 0.71 [V/V]였으며, RG가 10 kΩ일 때 출력전압은 698.75 mV이고 전압이득(Av)은 0.69 [V/V]로 관찰되었다.
마지막으로 표24-7에서는 입력전압이 70.22 mV일 때 출력전압이 246.72 mV이고 전압이득(Av)이 3.51 [V/V]로 측정되었다.
표24-8의 결과를 통해 드레인 저항 RD가 4.7 kΩ일 때 출력전압이 580.00 mV이고 전압이득(Av)이 8.26 [V/V]임을 확인할 수 있다. RD가 680 Ω일 때는 출력전압이 97.09 mV이고 전압이득(Av)이 1.38 [V/V]로 나타났다.
1.1.2. 실험 관련 질문
CS증폭기 FET소오스 공통 증폭기에서 부하저항의 변화가 전압이득 및 출력파형에 미치는 효과는 다음과 같다.""
부하저항이 증가하면 전압이득이 비례하여 증가한다. 이는 드레인-소스 전압이 증가하여 전압강하가 커지기 때문이다. 따라서 전압이득이 증가하게 된다. 그러나 부하저항이 증가하면 출력전압의 위상이 180도 반전된다. 이처럼 부하저항의 증가는 전압이득을 증가시키지만 위상이 반전되는 효과가 나타난다.""
게이트 저항의 변화가 증폭기의 전압이득 및 출력파형에 미치는 효과는 다음과 같다.""
게이트 저항(Rg)은 입력저항(Rin)을 결정하므로, 게이트 저항이 증가하면 입력저항도 증가하게 된다. 입력저항이 증가하면 전압이득이 상대적으로 낮아지게 된다. 따라서 게이트 저항이 증가할수록 전압이득이 감소하게 된다.""
소오스공통 증폭기의 입력과 출력 사이의 위상관계는 다음과 같다.""
소오스공통 증폭기는 180도 위상이 반전된 출력을 나타낸다. 이는 드레인-소스 전압과 게이트-소스 전압 사이에 180도의 위상차가 발생하기 때문이다. 또한 출력단에 병렬로 연결된 바이패스 커패시터로 인해 추가적인 위상차가 발생하여 전체적으로 180도의 위상 반전 효과가 나타나게 된다.""
게이트 바이어스가 증폭기 동작에 미치는 영향은 다음과 같다.""
증폭기의 출력전압은 Vout = -GmVgs(Rd//Rl)의 관계식으로 표현된다. 여기서 Vgs는 게이트-소스 전압으로, 게이트 바이어스 전압에 해당한다. 게이트 바이어스 전압이 증가하면 Vgs값이 커지게 되고, 이에 따라 전압이득(Av)도 증가하게 된다. 따라서 게이트 바이어스가 증가할수록 증폭기의 전압이득이 상승하게 된다.""
1.2. 고찰
1.2.1. CS 증폭기
소스 공통 증폭기(CS 증폭기)는 FET(전계효과 트랜지스터)를 이용한 대표적인 증폭기 구성 방식이다. CS 증폭기는 FET의 소스 단자를 공통으로 하고 게이트와 드레인을 각각 입력과 출력 단으로 사용하는 회로 구성이다.
CS 증폭기는 비교적 높은 입력 임피던스와 낮은 출력 임피던스를 가지며, 전압 증폭 특성이 뛰어나다는 장점이 있다. 따라서 고임피던스 신호원을 증폭하는 데 적합한 회로 구성이다.
CS 증폭기에서 부하 저항의 변화는 전압 이득 및 출력 파형에 큰 영향을 미친다. 부하 저항이 증가하면 전압 이득은 비례하여 증가하지만, 출력 전압은 반대로 감소한다. 이는 출력단의 전압 강하가 증가하기 때문이다. 또한 부하 저항이 변화함에 따라 입력과 출력의 위상 관계가 180도 차이나는 위상 반전 현상이 관찰된다.
게이트 저항의 변화 또한 CS 증폭기의 전압 이득 및 출력 파형에 영향을 준다. 게이트 저항이 증가하면 입력 임피던스가 증가하여 상대적으로 전압 이득이 낮아지게 된다.
CS 증폭기의 입력과 출력 사이에는 위상 차이가 180도가 발생하는데, 이는 FET의 특성상 소스에서 드레인으로 흐르는 전류가 게이트-소스 전압의 반대 위상으로 나타나기 때문이다. 또한 출력 단 쪽 부하 방향에 바이패스 커패시터가 연결되어 있어 위상차가 발생한다.
게이트 바이어스 전압 또한 CS 증폭기의 동작에 영향을 준다. 게이트 바이어스 전압이 증가하면 전압 이득이 상승하게 된다. 이는 출력 전압이 게이트-소스 전압의 함수이기 때문이다.
1.2.2. CD 증폭기
소오스공통 및 드레인공통 구성의 입출력 위상관계의 차이점을 살펴보면, 소오스 공통의 경우 병렬 바이패스 커패시터로 인한 위상차가 일어나게 되지만 드레인 공통의 경우 위상차가 거의 나지 않게 된다.
소오스공통 증폭기는 입력과 출력 사이의 위상관계가 180도 차이가 나는 위상반전 효과가 일어난다. 이는 FET의 게이트-드레인 간 전압과 게이트-소오스 간 전압이 180...
1
2
3
4
5
6
7
8
9
10
11
12