본문내용
1. 실험 개요
이번 실험은 선형 저항성 회로망을 테브낭 등가회로로 변환해도 성립한다는 것을 증명하는 실험이었다. 먼저 여러 저항을 가지고 있는 회로를 등가회로로 변환하여 각 부하저항에 걸리는 전압값과 테브낭 저항, 전압을 계산하고 측정한다. 그 뒤 전위차계를 이용해 테브낭 저항값을 설정하고 테브낭 전압원을 맞춘다. 그 뒤 부하전압을 측정하여 이전 회로에서의 값과 일치하는지 확인하고, 부하저항을 제거하고 개방회로의 전압을 측정하였다. 이러한 과정을 거쳐 테브낭 정리가 성립한다는 것을 증명한다.
복잡한 선형 회로망을 테브낭 등가회로로 변환하면 회로 해석이 용이해지며, 부하저항에 관계없이 테브낭 회로의 전압과 저항이 일정하다는 것을 확인할 수 있다. 따라서 테브낭 정리는 회로 해석에 유용한 도구이다.
2. 실험 데이터
2.1. 저항 표시값과 측정값
제공된 문서에 따르면, 실험에 사용된 6개의 저항들의 표시값과 측정값이 기록되어 있다. 각 저항의 표시값과 측정값은 다음과 같다. R1은 270Ω의 표시값과 268Ω의 측정값을 가지고 있다. R2는 560Ω의 표시값과 564Ω의 측정값을 가지고 있다. R3은 680Ω의 표시값과 675Ω의 측정값을 가지고 있다. RL1은 150Ω의 표시값과 147Ω의 측정값을 가지고 있다. RL2는 470Ω의 표시값과 464Ω의 측정값을 가지고 있다. RL3은 820Ω의 표시값과 811Ω의 측정값을 가지고 있다. 실험에 사용된 저항들의 표시값과 측정값은 실험 오차 범위 내에서 크게 벗어나지 않는다는 것을 알 수 있다.
2.2. 부하전압 계산
회로의 총 저항값을 먼저 구해야 한다. 부하저항 RL1은 저항 R2와 직렬로 연결되어 있으므로, 이 둘을 합성한 저항으로 나타낼 수 있다. 이때 RL2와 R9는 병렬 합성된다. 즉, 아래와 같은 회로로 나타낼 수 있다.
병렬 합성 공식에 의해 `R_L3 = R9 || RL2 = {7.5k Ω × 7.1k Ω} / {7.5k Ω + 7.1k Ω} ≒ 3.65k Ω`이다.
그리고 R10과 RL3는 직렬 연결되어 있으므로 총 저항 RT는 `RT = R10 + RL3 = 2.7k Ω + 3.65k Ω = 6.35k Ω`이다.
옴의 법칙에 의해 총 전류 IT는 `IT = V / RT = 10V / 6.35k Ω ≒ 1.575mA`이다.
R2에 인가되는 전압은 `VR2 = R2 × IT = 2.7k Ω × 1.575mA = 4.25V`이다.
따라서 RL3에 걸리는 전압은 `VL3 = V - VR2 = 10V - 4.25V = 5.75V`이다.
RL1에 걸리는 전압은 `VL1 = 5.75V × {RL1 / (RL1 + R2)} ≒ 1.21V`이다.
즉, 부하저항 RL1에 걸리는 전압은 1.21V이다.
2.3. 계산값과 측정값 비교
계산값과 측정값을 비교해 보면 두 값이 실험오차 범위 내에서 서로 일...
1
2
3
4
5
6
7