본문내용
1. Common Base 특성
1.1. 컬렉터 공통 증폭회로의 기본 구조
컬렉터 공통 증폭회로의 기본 구조는 트랜지스터의 emitter측에 저항이 연결되어 있고 collector단자는 전원에 직접 연결된 형태이다. 이를 common-collector amplifier 또는 emitter follower라 부르며, 출력은 emitter단자에서 나오게 된다. 트랜지스터의 active상태에서 출력 전압(Vout)과 베이스 전압(VBB)은 항상 트랜지스터의 베이스-이미터 전압강하(VBE)만큼의 차이가 발생하므로, 입력 전압(Vin)의 변화가 출력 전압(Vout)에 그대로 반영된다.
이와 같은 컬렉터 공통 증폭회로는 교류신호 증폭을 위해 직류전압에 교류전압을 중첩시키는 바이어스 회로를 사용한다. 전압분배 회로를 통해 트랜지스터의 기본 동작점을 부하선상의 중심점 부근에 설정함으로써, 신호가 증폭될 수 있도록 한다. 이때 바이어스 회로의 내부저항이 트랜지스터의 베이스 입력 임피던스에 비해 충분히 작은 값이 되도록 하면, 베이스 단에 일정한 직류전압이 인가되게 된다.
이 회로에 대한 등가모델은 베이스 입력단의 교류신호 전압에 의해 발생하는 컬렉터 전류의 교류성분(ic), 이로 인한 베이스-이미터간 전압강하의 교류성분(vbe), 그리고 이들 사이의 비례관계를 나타내는 베이스-이미터간 등가저항(r'e)으로 구성된다. 이를 통해 입력 임피던스와 출력 임피던스 특성을 도출할 수 있다. 입력 임피던스는 바이어스 회로의 저항에 비해 매우 큰 값을 가지며, 출력 임피던스는 트랜지스터의 베이스-이미터 등가저항 값과 같은 수준으로 낮다. 이러한 특성으로 인해 emitter follower 회로는 신호의 크기를 증폭하지 않지만, 높은 입력 임피던스와 낮은 출력 임피던스를 가지게 된다.
이는 신호원의 교류신호가 부하에 전달되는 과정에서 원래의 신호가 부하에 그대로 전달되도록 하는 buffer 기능을 수행하는데 활용된다. 즉, 신호원과 부하 사이의 임피던스 정합을 개선하여 신호 전달 효율을 높이는 역할을 하게 된다.
1.2. 교류신호 증폭을 위한 바이어스 회로
교류신호 증폭을 위한 바이어스 회로는 직류 전압에 교류 전압을 중첩시키기 위해 전압분배에 의한 직류 바이어스 회로를 사용한다. 이를 통해 펄스하는 베이스 전압은 에미터 출력단 전압의 펄스로 나타나게 되며, 출력단의 커패시터는 직류 성분을 제거하여 교류 성분만 부하에 인가되도록 한다. 전압분배 바이어스 회로는 실험 4의 에미터 공통 증폭기와 유사하게 구성된다. 바이어스 회로의 내부 저항이 베이스 입력 임피던스에 비해 충분히 작은 값이 되도록 하면, 베이스 입력단에는 전압분배에 의한 일정한 전압이 그대로 나타나는 것으로 볼 수 있다. 이때 트랜지스터에 흐르는 직류 성분 전류는 베이스 전류에 의해 결정되며, 트랜지스터의 양단 전압은 베이스-에미터 전압과 컬렉터-에미터 전압으로 구성된다. 이렇게 결정되는 전압과 전류가 트랜지스터의 기본 동작점을 나타내므로, 부하선상의 중심점 부근에 있도록 하기 위해서는 전압분배 회로에서 합성 저항을 적절히 조정하면 된다. 이와 같이 교류 신호 증폭을 위한 바이어스 회로 설계를 통해 트랜지스터의 안정적인 동작 상태를 확보할 수 있다.
1.3. 에미터 플로워의 등가회로 모델
에미터 플로워의 등가회로 모델은 다음과 같다.
Base 입력단의 교류성분 전압에 의해 야기되는 컬렉터 전류의 교류성분을 ic, 이 전류에 의해 야기되는 base-emitter간의 전압강하의 교류성분을 vbe, 이들 사이의 비례관계를 나타내는 base-emitter간 등가저항 r'e를 사용하여 등가회로를 구성할 수 있다. 이 등가회로에서 입력 임피던스를 구하면 식 (5)와 같이 된다. 이때 base 입력단에서 본 입력 임피던스 Zi는 R1, R2에 비해 매우 큰 값이 되므로 식 (6)과 같이 근사할 수 있다.
다음으로 출력단자 입장에서 본 회로의 테브난 등가화로를 구하면, 부하는 open으로 가정하고 base 입력단에 접속된 전원 측의 테브난 등가회로로 치환하여 등가회로를 도출할 수 있다. 이 등가회로에서 vbe와 ic의 관계를 적용하여 vin과 ic의 관계를 구하면 식 (7)과 같이 된다. 이를 등가회로로 표현하면 그림6과 같이 된다.
끝으로 그림6을 테브난 등가회로로 바꾸면 출력단자 입장에서 본 회로의 등가회로가 구해지는데, 등가전압은 식 (8)과 같이 되고 테브난 등가 임피던스는 식 (...
