본문내용
1. 실험 소개
1.1. 비교기 회로와 응용
연산 증폭기는 입력단자에 입력된 전압의 차이를 증폭하여 출력단자에 나타내는 집적회로이다. 이러한 연산 증폭기의 기능 중 하나가 바로 비교기 기능이다. 비교기는 연산 증폭기에 피드백이 없는 유일한 회로로, 양의 입력단자와 음의 입력단자에 인가된 두 전압을 비교하여 출력을 0V 또는 양의 전원전압으로 출력한다. 즉, 두 입력 전압의 크기를 비교하여 그 차이를 증폭하여 출력하는 것이다.
비교기 회로는 두 개의 입력단자와 하나의 출력단자로 구성되며, 양의 입력단자에는 기준전압 Vref가 인가되고 음의 입력단자에는 비교 대상이 되는 전압 Vi가 인가된다. 만약 Vi가 Vref보다 크면 출력은 양의 전원전압으로, Vi가 Vref보다 작으면 출력은 0V가 된다. 이처럼 비교기는 두 전압을 비교하여 그 크기에 따라 디지털 신호를 생성할 수 있다.
비교기 회로에는 연산 증폭기를 이용한 비교기와 비교기 IC를 이용한 비교기가 있다. 연산 증폭기를 이용한 비교기 회로에서는 기준전압 Vref를 두 저항으로 구성된 분압 회로를 통해 만들며, 이 기준전압과 비교 대상 전압 Vi를 비교하여 출력을 결정한다. 한편 비교기 IC를 이용한 비교기 회로에서는 내부적으로 비교기 기능이 구현되어 있어 연산 증폭기 회로보다 간단한 구조를 가진다.
비교기 회로의 응용 사례로는 전압 검출기, 윈도우 비교기, 영점 교차 검출기 등이 있다. 전압 검출기 회로는 입력 전압이 기준 전압보다 높으면 LED를 켜고, 낮으면 LED를 끄는 회로이다. 윈도우 비교기 회로는 두 개의 기준전압(Vref1, Vref2) 사이의 전압 범위를 감지하여 해당 범위에 있으면 LED를 켜고, 범위를 벗어나면 LED를 끄는 회로이다. 영점 교차 검출기 회로는 교류 신호가 0V를 통과할 때 이를 감지하여 출력 신호를 내는 회로이다.
이와 같이 연산 증폭기의 비교기 기능은 전압 비교, 전압 검출, 신호 감지 등 다양한 응용 분야에 활용되고 있다. 비교기는 간단한 회로 구성으로도 복잡한 기능을 수행할 수 있어 센서, 제어 시스템 등의 핵심 회로 요소로 자주 사용된다. ()
1.2. 선형 연산 증폭기 회로
연산 증폭기는 입력신호의 위상을 반전하거나 그대로 유지하여 증폭할 수 있는 집적회로이다. 입력 저항이 매우 높고 출력 저항이 매우 작은 특징을 가지고 있다. 입력 저항이 매우 높기 때문에 반전과 비반전 입력 사이에 전류가 흐르지 않는다고 가정할 수 있다. 따라서 접지가 연결된 비반전과 반전의 전위가 동일하다고 생각할 수 있는데, 이를 가상 접지라고 부른다. 가상 접지를 사용하면 연산 증폭기를 보다 쉽게 해석할 수 있다.
반전 증폭기는 입력신호가 반전 입력에 연결되어 있으므로 출력전압의 위상이 반전된다. 가상 접지를 노드로 한 KCL에 의해 출력전압은 입력전압의 -R_o/R_i배가 된다.
가산 증폭기는 입력신호가 반전 입력에 연결되므로 출력의 위상이 반전되며, 입력의 개수가 많아지면 그 개수만큼 더하는 가산 회로가 된다.
비반전 증폭기는 입력신호가 비반전 입력에 연결되었으므로 출력전압의 위상은 반전되지 않지만 크기는 입력전압보다 항상 크다.
단위 이득 폴로워는 출력을 반전 입력에 연결하였을 때 단위이득을 공급한다. 입력 저항이 매우 크므로 전단에 연결된 회로의 출력에 영향을 주지 않는다.
적분 회로는 커패시터가 피드백 저항 대신 연결된 증폭기이다. 정현파 입력신호에 대해 적분된 삼각파 출력을 얻을 수 있다.
미분 회로는 커패시터가 입력단자에 연결된 증폭기이다. 정현파 입력신호에 대해 미분된 정현파 출력을 얻을 수 있다.
지수 계산 회로는 다이오드가 입력단자에 연결된 증폭기이다. 입력신호에 따라 지수 함수 특성의 출력을 얻을 수 있다.
로그 계산 회로는 다이오드가 피드백 저항 대신 연결된 증폭기이다. 입력신호에 따라 로그 함수 특성의 출력을 얻을 수 있다.
연산 증폭기의 성능 지표로는 CMRR, Slew Rate, Offset 등이 있다. CMRR(Common-Mode Rejection Ratio)은 두 입력 사이의 공통 신호를 제거하는 능력을 나타내며, 클수록 좋다. Slew Rate는 어떤 소자가 출력신호를 입력신호에 대해 따라가는 비율을 나타내며, 빠를수록 좋다. Offset은 입력단자 사이의 전압 차이로 인해 발생하는 출력전압의 오차를 나타낸다.
2. 비교기 회로와 응용
2.1. 실험 목적
연산 증폭기를 이용하여 비교기 기능을 실험하고 비교기 목적으로 설계된 회로와의 차이점을 비교하는 것이 실험 목적이다. []
비교기는 연산 증폭기와 마찬가지로 2개의 입력으로 구성된 매우 높은 이득을 제공하는 회로로, 어느 한쪽의 입력단자를 기준단자로 전압을 고정하고, 이 기준전압과 다른 한쪽의 단자에 입력되는 전압의 차를 증폭하여 High 또는 Low를 출력한다. 반전 입력에 연결된 기준전압과 비반전 입력에 연결된 신호전압을 비교하여 출력을 결정하는 것이 비교기의 동작 원리이다. [
2.2. 실험 이론
2.2.1. 연산 증폭기의 비교기 기능
연산 증폭기는 비교기 기능을 수행할 수 있다. 비교기는 연산 증폭기와 마찬가지로 두 개의 입력으로 구성되어 있으며, 매우 높은 이득을 제공한다. 비교기는 어느 한쪽 입력 단자에 고정된 기준 전압을 인가하고, 다른 한쪽 입력 단자에 변화하는 입력 전압을 연결한다. 이때 두 입력 전압의 차이에 따라 출력을 최대 출력 전압이나 0V로 출력하게 된다.
즉, 입력 전압이 기준 전압보다 높으면 출력은 최대 출력 전압이 되고, 입력 전압이 기준 전압보다 낮으면 출력은 0V가 된다. 이러한 디지털 출력 특성으로 인해 비교기는 전압 검출기, 영점 교차 검출기, 윈도우 비교기 등 다양한 응용 회로에 활용될 수 있다.
연산 증폭기를 이용한 비교기 회로와 비교기 IC를 이용한 회로에서도 이러한 비교기 동작 특성을 확인할 수 있다. 연산 증폭기의 경우 피드백이 없는 상태로 사용되며, 비교기 IC는 내부에 문턱 전압을 가지고 있어 유사한 동작을 수행한다. 또한 비교기 IC의 경우 오픈 콜렉터 구조를 가져 외부 회로에서 적절한 출력 부하를 연결할 수 있다는 장점이 있다.
종합적으로 연산 증폭기의 비교기 기능은 두 입력 전압의 크기 차이에 따른 디지털 출력 신호 생성에 있으며, 이를 활용한 다양한 응용 회로를 구현할 수 있다고 볼 수 있다.
2.2.2. 비교기 회로의 구성과 동작 원리
비교기는 연산 증폭기와 유사한 구조를 가지고 있다. 연산 증폭기와 마찬가지로 비교기에는 양의 입력단자와 음의 입력단자, 전원 단자, 출력 단자 등 5개의 단자가 존재한다. 비교기는 정반대의 입력단자 간 전압 차를 증폭하여 출력 단자에 전압을 생성한다. 즉, 어느 한쪽 입력단자에 기준 전압이 연결되고 다른 한쪽 입력단자에 변화하는 전압이 인가되면, 이 두 전압을 비교하여 출력을 생성한다.
비교기 회로의 구성은 다음과 같다. 먼저 두 개의 입력단자 중 하나인 비반전 입력단자(+)에는 기준 전압 Vref가 연결된다. 다른 한 입력단자인 반전 입력단자(-)에는 변화하는 전압 Vi가 인가된다. 정전원 단자와 부전원 단자에는 각각 전원 전압이 걸리며, 출력 단자는 대부분 오픈 컬렉터 형태로 구성된다.
비교기의 동작 원리는 다음과 같다. 만약 Vi가 Vref보다 크다면, 출력은 정전원 전압 수준이 된다. 반대로 Vi가 Vref보다 작다면, 출력은 접지 수준이 된다. 이때 비교기의 출력은 이러한 방식으로 입력 전압과 기준 전압을 비교하여 High 또는 Low 신호를 생성한다.
따라서 비교기는 입력 전압과 기준 전압을 비교하여 출력을 생성하는 회로이며, 연산 증폭기와 유사한 구조를 가지고 있다고 할 수 있다.
2.2.3. 오픈 컬렉터 회로
일반적인 회로들은 보통 트랜지스터의 컬렉터를 출력으로 이용하므로 출력이 저항을 통해 전원전압에 연결되어있으므로 외부에서 별도로 출력에 전원을 연결하지 않는다. 그러나 비교기들이 저항을 통하여 전원 전압에 연결되어있는 회로를 오픈컬렉터회로라고 부른다. 이러한 오픈컬렉터 회로는 IC 내부에서 추력에 전원을 공급하지 않고 사용자가 부하를 구동하는데 필요한 저항을 사용하여 공급할 수 있도록 컬렉터를 개방한 것이다. 부록의 LM311 내부 회로도를 보면 출력인 콜렉터 단자에 ...
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15