본문내용
1. 2단 CS Stage 설계
1.1. 실험 과정 및 결과
1.1.1. 2단 CS Stage 회로 설계
2단 CS Stage 회로 설계는 다음과 같다. M1의 출력 전압은 커패시터를 거쳐 M2의 Gate에 연결된다. 이때 과 의 비율에 의해 voltage dividing을 수행한 전압이 M2의 Gate에 인가된다. 이 때 커패시터는 AC Coupling Capaciotor로 AC 신호만 통과시키는 역할을 하며 그 크기는 입출력 전압의 크기가 잘 관찰되는 10nF으로 설정하였다. 이렇게 M1의 출력 전압이 M2의 Gate에 인가되면 M2의 Saturation 영역에서 증폭이 한번 더 일어나게 된다. 따라서 M1에 입력된 신호는 두 개의 CS Amplifier에 의해 두 번 증폭된 신호를 출력하게 된다. 이때 전압 이득의 부호를 따져보면 각 CS Amplifier의 전압 이득에 (-)부호가 붙고, 전체 전압 이득 식에는 (-)가 두 번 곱해지므로 (+)가 될 것이다.
1.1.2. 가장 높은 Gain을 갖도록 하는 설계
M1에서 전압 이득 A_v1 = -(gm1*RL1)이고 M1에서 R1과 R2의 병렬 저항이 부하 저항 RL1로 인가되므로 이를 고려한 M1에서 전압 이득은 A_v1 = -(gm1*RL1)/(R1||R2)이다. 따라서 M2의 Gate에 입력되는 전압은 A_v1*Vi이다. M2만 고려했을 때 전압 이득 A_v2 = -(gm2*RL2)이므로 M1, M2에 의한 증폭을 모두 고려한 전체 전압 이득은 A_v = A_v1 * A_v2 = -(gm1*RL1)/(R1||R2) * -(gm2*RL2)이다. 이 때 회로가 가장 높은 Gain을 갖도록 하려면 gm1, gm2, RL1, RL2가 모두 최댓값을 가지면 되므로 R1=R2=1kΩ, RL1=RL2=10kΩ으로 설계하였다.
1.1.3. 입출력 파형 및 Voltage Gain 확인
측정 결과 Offset 전압이 1.2V일 때, 입력 전압이 1.2V, 출력 전압이 0.75V로 전압 이득이 가장 컸다. 따라서 가장 높은 Gain을 갖도록 하는 값은 1.2V이다.
이에 따라 Offset 전압을 1.2V, 입력 신호를 0.05V, 1kHz 사인파로 인가하였을 때 입력 파형은 0.05V, 출력 파형은 0.8V로 관찰되었다. 따라서 이 경우의 전압 이득은 16이 된다.
이는 전압 이득 계산식 Av = -(gm1 * (R1//R2)) * -(gm2 * RL)에서 각 요소가 최대값을 가지게 되어 최대 전압 이득이 16으로 도출된 것과 일치한다.
1.2. 이론적 배경
1.2.1. 2단 CS Amplifier 동작 특성
2단 CS Amplifier 동작 특성은 다음과 같다.
2단 CS(Common Source) Amplifier는 두 개의 CS 증폭단이 직렬로 연결된 구조이다. 각 CS 증폭단은 MOSFET 하나로 구성되며, 입력신호가 첫 번째 MOSFET의 게이트에 인가되면 게이트-소스 전압에 의해 드레인 전류가 제어되어 출력전압이 발생한다. 이 출력전압은 두 번째 MOSFET의 게이트에 인가되어 다시 한 번 증폭된다.
각 CS 증폭단의 전압이득은 다음과 같이 계산할 수 있다. 첫 번째 CS 증폭단의 전압이득은 A_v1 = -g_m1 * (R_D1 || R_i2), 두 번째 CS 증폭단의 전압이득은 A_v2 = -g_m2 * R_D2이다. 여기서 g_m은 트랜지스터의 트랜스컨덕턴스, R_D는 드레인 부하 저항, R_i는 입력 임피던스를 나타낸다.
전체 2단 CS Amplifier의 전압이득은 이 두 이득을 곱한 값이 된다. 즉, A_v(total...
