gorill7 스토어

gorill7

개인인증

팔로워3 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

39개
전체 판매량

399개
최근 3개월 판매량

0개
자료후기 점수

평균A
자료문의 응답률

100%

전체자료 39개

중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 스텝모터 구동기 과제 4주차

아날로그 및 디지털회로 설계 실습4주차 과제: 스텝 모터 구동기1.교재 114쪽 (2.5)에서 주파수를 계속 증가시켰을 경우에 특정한 주파수에서 스텝 모터의 동작이 멈추게 되는 이유를 설명하시오.그래프 출처:https://www.nidec.com/en/technology/motor/basic/00032/결론부터 말하자면 출력토크가0(N BULLET m)이 되기 때문이다.위 그래프는 주파수와 출력토크의 관계를 나타내고 있다. 주파수가 증가하면 출력토크가 점점 감소하고, 특정 주파수 이후로는 출력 토크가0(N BULLET m)이 되는 것을 알 수 있다. 좌측의 진한 파랑은 자기동 영역, 우측의 옅은 파랑은 슬루 영역이다. 처음부터 높은 주파수로 입력하면 모터가 작동하지 않지만, 낮은 주파수에서 시작하여 슬루 영역의 주파수로 점점 높이면, 보다 높은 주파수에서 스텝모터를 이용할 수 있다.2.V _{REF}와V _{C}의 관계식을 구하시오. 아래 그림은 Dalrington Pair의 회로도이다.V _{A} = INF 이라고 가정하고 Q1과 Q2의 collector는V _{CC}에 묶여있을 때 아래 물음에 답하시오.I _{E1} ( APPROX I _{C1} )=I _{B2} = {I _{C2}} over {beta }I _{E1} APPROX I _{C1}이라고 하였으므로,beta >> 1,` alpha APPROX 1임을 알 수 있다.(a) Q2의 emitter가 gnd에 묶여있을 때, Q1의 base에서 바라본 impedance를 구하시오.Darlinton Pair 회로를 위와 같이 pi 모델로 나타내었고, Q1 base 단자에서의 저항을 알아보기 위해 collector의 전압원은 개방시켰다.V=r _{pi 1} i _{B1} +r _{pi 2} i _{E1}#``````=i _{B1} (r _{pi 1} +( beta +1)r _{pi 2} )##{V} over {i _{B1}} =r _{pi 1} +( beta +1)r _{pi 2}beta >> 1이므로 아래와 같이 근사하여 나타낼 수 있다.base 단자에서 저항R=r _{pi 1} + beta r _{pi 2}(b)Q1의 base가 gnd에 묶여있을 때, Q2의 emitter에서 바라본 impedance를 구하시오.Q2 emitter 단자에서의 저항을 알아보기 위해 collector단자의 전압은 개방시켰다.-V=r _{pi 1} i _{B1} +r _{pi 2} i _{E1}#`````````````=i _{B1} (r _{pi 1} +( beta +1)r _{pi 2} )##i=-i _{E1} -i _{C2}#```=-( beta +1)i _{E1}#```=-( beta +1) ^{2} ``i _{B1}THEREFORE R= {V} over {i} = {r _{pi 1} +( beta +1)r _{pi 2}} over {( beta +1) ^{2}}r _{pi } = {beta } over {g _{m}}이므로,R= {beta } over {g _{m1} ( beta +1) ^{2}} + {beta } over {g _{m2} ( beta +1)} ``, beta >> 1#``````` APPROX {1} over {( beta +1)g _{m1}} + {1} over {g _{m2}} ```

공학/기술| 2021.09.27| 3페이지| 1,000원| 조회(232)

스텝모터, 스텝 모터 구동기, 아날로그및디지털회로설계실습, 중앙대 전자전기공학..

미리보기

닫기
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 래치와 플립플롭 과제 11주차

아날로그 및 디지털회로 설계 실습11주차 과제: 래치와 플립플롭1. 설계 실습 영상의 edge-triggered 플립플롭의 타이밍 차트를 완성하시오. (Hint : Positive edge-triggered)조교님의 실습영상에 나오는 SR latch, flipflop은 모두 NAND 게이트를 이용하였다.NAND 게이트 기반의 SR latch는 NOR 게이트 기반의 SR latch의 입력이 반전되어 들어가야 동일한 결과가 나온다.NOR 게이트 기반 latchNAND 게이트 기반 latch강의 영상에서는 lacth, flipflop 입력에 NOT 게이트를 붙이지 않고 그대로 이용했기 때문에S=0,`R=1때Q=1,S=1,`R=0일 때Q=0,S=R=1일 때 변화 없고,S=R=0일 때 금지된 입력이다.영상의 flipflop은 클럭이 0에서 1로 바뀔 때 출력도 바뀌므로, positive edge flipflop이다.이제 주어진 타이밍 차트를 보자첫 번째 rising에서는S=1,`R=0이기 때문에Q=0,` bar{Q} =1이다.두 번째 rising에서는S=0,`R=1이기 때문에Q=1,` bar{Q} =0이다.세 번째, 네 번째 rising에서는

공학/기술| 2021.06.28| 2페이지| 1,000원| 조회(186)

중앙대, 중앙대학교, 실습, 전자전기공학부, 아날로그 및 디지털 회로 설계 실습

미리보기

닫기
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 7-segment Decoder 회로 설계 과제 13주차

아날로그 및 디지털회로 설계 실습13주차 과제: 7-segment / Decoder 회로 설계1. 7-segment LED의 특성을 확인하였을 때, Common Cathode type이라면, 7-segment LED의 3번핀과 8번핀은 어디에 연결하여야 하는가?위 그림에서처럼 Common Cathode type은 음극이 하나로 묶여있다. 따라서 3, 8번 핀에 접지를 연결해야 한다.2. 74LS47 Decoder의 출력과 7-segment LED의 입력 사이에 저항을 연결하는 이유는 무엇인가?7-segment LED에 허용전류 이상의 전류가 흐르게 되면 고장나기 때문에 저항을 연결하여 전류를 허용전류 이하로 낮춘다.3. 7-segment LED가 Common Anode type일 때, 다음의 경우에 대해 LED가 어떻게 출력되는지 쓰시오책에 나온 74ls47이 Common Anode type이므로, 이것의 데이터시트를 보자-Bl/RBO 핀이 LOW일 경우위 진리표의 밑에서 3번째 줄을 보자.Bl/RBO핀(4번핀)에 LOW가 들어가는 경우 모든 출력이 HIGH로 나오게 된다. Common Anode type의 7-segment는 입력으로 HIGH가 들어올 때 LED가 꺼진다.따라서 이 경우 모든 LED가 꺼진다는 것을 알 수 있다.

공학/기술| 2021.06.28| 3페이지| 1,000원| 조회(210)

중앙대, 중앙대학교, 실습, 전자전기공학부, 아날로그 및 디지털 회로 설계 실습

미리보기

닫기
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 위상 제어 루프 Phase Locking Loop PLL 과제 9주차 평가A+최고예요

아날로그 및 디지털회로 설계 실습9주차 과제: 위상 제어 루프1.1) 위와 같은 두 펄스가 XOR logic Phase Detector에 입력되었을 때의 출력을 그리시오. (두 펄스 모두 High: 5V, Low: 0V 전압 레벨을 갖는다.)엑셀을 이용하여 출력파형을 그렸다.2) ①번 펄스가 Loop Filter에 입력되었을 때 출력 전압을 구하시오.위 그림은 손으로 그린 그림이다.보다 더 정확히 하기 위해 피스파이스로 회로를 구성해서 시뮬레이션을 돌렸다.커패시터의 용량이 충전되는 양보다 크다면 위 그래프들에서처럼 펄스파를 다 따라가지 못하고, 충/방전을 계속해서 톱니모양의 출력이 나오게 된다.2.1) 위 회로의 현재 Input 주파수: 5MHz, ⓐ 노드의 주파수: 5MHz, Output 주파수: 3MHz일 때 충분한 시간이 지났을 경우 Input, ⓐ 노드, Output의 주파수를 구하시오.위상제어루프는 입력과 주파수가 동일한 출력을 발생시킨다. 따라서, INTPUT의 주파수가 5(MHz)이므로, 충분한 시간이 지났을 때, 첫 번째 PLL의 출력인 ⓐ 노드의 주파수=5(MHz)가 된다.두 번째 PLL도 마찬가지로 입력과 같은 주파수의 출력을 내므로, OUTPUT의 주파수=5(MHz)가 된다.2) 위 회로의 현재 Input 주파수: 5MHz, ⓐ 노드의 주파수: 3MHz, Output 주파수: 3MHz일 때 충분한 시간이 지났을 경우 Input, ⓐ 노드, Output의 주파수를 구하시오.

공학/기술| 2021.06.28| 3페이지| 1,000원| 조회(189)

중앙대, 중앙대학교, 실습, 전자전기공학부, 아날로그 및 디지털 회로 설계 실습

미리보기

닫기
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 논리함수와 게이트 과제 10주차

아날로그 및 디지털회로 설계 실습10주차 과제: 논리함수와 게이트1. NAND 게이트 소자만을 이용하여 XOR 게이트의 등가회로를 구성하시오.Y= bar{bar{bar{A} B} `` BULLET bar{A bar{B}}} = bar{A} B+A bar{B}XOR로 작동하는지 확인하기 위해 A, B에 아래와 같은 펄스파를 인가했다.위의 파랑 그래프가 출력, 초록이 A, 빨강이 B이다. A, B 중 하나만 High일 때출력이 High가 되고 나머지 경우에는 출력이 Low가 되는 것을 알 수 있다. 따라서이것은 XOR게이트이다.2. 4 x 2 인코더를 설계하시오(Hint : 2개의 OR 게이트를 사용, 4개의 입력 중 한 가지는 사용되지 않으며 3개의 입력만 회로에 사용)4 x 2 인코더Y _{1}(이진수 두 번째 비트.2 ^{1})Y _{0}(이진수 첫 번째 비트.2 ^{0})I _{3}(십진수 3)11I _{2}(십진수 2)10I _{1}(십진수 1)01I _{0}(십진수 0)00위 표를 통해 출력에 대한 논리식을 아래처럼 구했다.Y _{1} =I _{3} +I _{2} ,`Y _{0} =I _{3} +I _{1} ,I _{0}은 출력에 관계없다. 인코더를 설계해 보자피스파이스를 통해I _{3} ,`I _{2} ,`I _{1} ,`I _{0} 중 하나가 HIGH이고 나머지는 LOW 인 경우Y _{1} ,`Y _{0}이 어떻게 변하는지 알아보았다. 초록이Y _{1}, 빨강이Y _{0}이다.↑I _{3} HIGH 인 경우Y _{1} =Y _{0} =HIGH↑I _{2} HIGH 인 경우Y _{1} =HIGH,`Y _{0} =LOW↑I _{1} HIGH 인 경우

공학/기술| 2021.06.28| 4페이지| 1,000원| 조회(167)

중앙대, 중앙대학교, 실습, 전자전기공학부, 아날로그 및 디지털 회로 설계 실습

미리보기

닫기