총 69개
-
아날로그및디지털회로설계실습 (예비)설계실습 4. 신호발생기 A+2025.01.291. Wien bridge 회로 설계 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하고, 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하였습니다. 발진 조건을 만족하는 R1, R2 값을 계산하여 회로를 구현하였고, 시뮬레이션을 통해 출력 파형과 FFT plot을 확인하였습니다. 2. Wien bridge oscillator 안정화 다이오드를 사용하여 Wien bridge oscillator를 안정화하는 회로를 설계하였습니다. 대신호에서 다이오드 하나가 Forward bias되어 피드백 저항과 Op ...2025.01.29
-
[A+] 중앙대학교 전자회로 설계실습 예비보고서 10. Oscillator 설계2025.04.291. Oscillator 설계 이 보고서는 OP-amp를 이용한 Oscillator(신호 발생기)의 설계 및 측정을 다루고 있습니다. 주요 내용은 positive feedback의 개념 이해, 피드백 회로의 parameter 변화에 따른 신호 파형 학습입니다. 설계 과정에서 OrCAD PSPICE를 사용하여 회로도를 작성하고 시뮬레이션을 수행하였으며, 이론값과 시뮬레이션 결과를 비교 분석하였습니다. 또한 feedback factor(β)와 feedback 저항(R)의 영향을 분석하였습니다. 1. Oscillator 설계 Oscill...2025.04.29
-
회로이론및실험1 16장 미분기와 적분기 회로 A+ 예비보고서2025.01.131. 적분기 회로 적분기 회로는 커패시터와 연산증폭기의 성질을 이용하여 구성할 수 있다. 입력신호를 적분하여 출력신호로 나타내며, 저주파 이득을 제한하기 위해 저항 Rs를 병렬로 연결한다. 시상수 RC는 입력신호의 주기와 비슷한 값으로 결정한다. 2. 미분기 회로 미분기 회로는 적분기와 유사하게 커패시터와 연산증폭기의 성질을 이용하여 구성할 수 있다. 입력신호를 미분하여 출력신호로 나타내며, 고주파 이득이 커지는 문제를 해결하기 위해 입력신호와 커패시터 사이에 Rs를 연결한다. 3. RC 적분기 특성 RC 적분기에 구형파가 입력되면...2025.01.13
-
555타이머 IC를 이용한 비안정 발진회로 실험2025.11.141. 555타이머 IC 비안정 발진회로 NE555 타이머 IC를 이용하여 비안정 발진회로를 구성하는 실험입니다. 비안정 발진회로는 안정적인 상태가 없으며 외부 트리거 없이도 두 상태 사이를 지속적으로 사이클합니다. 출력은 구형파 형태이며 LOW와 HIGH 신호를 반복적으로 출력합니다. 주파수는 f=1.44/((RA+2RB)C1) 식으로 계산되며, 저항과 커패시터 값의 변화에 따라 주파수와 듀티사이클이 변합니다. 2. 주파수 및 듀티사이클 측정 오실로스코프의 Measure 기능을 이용하여 발진회로의 주파수와 듀티사이클을 측정합니다. ...2025.11.14
-
에너지변환실험 A+레포트_정전압회로, 사이리스터 특성2025.01.131. 정전압회로 정전압회로는 입력전압, 출력 부하전류, 온도에 무관하게 일정한 직류 출력전압을 제공하는 회로입니다. 정전압 IC 7805를 이용하여 기본회로를 구성하고, 입력전압을 증가시키면서 출력전압의 변화를 관찰하였습니다. 발진이 발생하는 경우 입력단과 출력단에 전해콘덴서를 연결하여 출력파형을 안정화할 수 있었습니다. 또한 정전압 IC 응용회로를 구성하여 저항 R1과 R2의 값에 따른 출력전압 변화를 확인하였습니다. 2. 사이리스터 사이리스터는 pnpn 접합의 4층 구조 반도체 소자로, 게이트에 전류를 흘려주면 애노드와 캐소드 ...2025.01.13
-
교류및전자회로실험 실험8_공진회로 결과보고서2025.01.201. 공진 현상 실험을 통해 직렬 및 병렬 공진 현상을 확인하고, 이것이 임피던스의 주파수 특성에 미치는 영향을 살펴보았다. 주파수가 증가함에 따라 측정값과 예상값 사이의 오차가 증가하는 현상이 관찰되었는데, 이는 회로의 고주파 특성 저하 및 임피던스 변화로 인한 것으로 추정된다. 공진 주파수 근처에서는 커패시터 전압과 인덕터 전압의 상대적 크기가 변화하는 것이 확인되었고, 전원전압과 저항 전압 간의 위상 차이도 관찰되었다. 실험에서 측정된 공진도와 차단주파수는 예상값과 불일치하였는데, 이는 임피던스 변화와 장비 한계로 인한 것으로...2025.01.20
-
아날로그및디지털회로설계실습 (예비)설계실습 6. 위상제어루프(PLL) A+2025.01.291. 위상제어루프(PLL) 위상 제어 루프(PLL)는 전압제어 발진기의 출력 위상을 입력신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템입니다. 출력 신호의 위상을 입력 신호의 위상에 고정하게 되면 출력 주파수는 입력 신호의 주파수에 고정되게 됩니다. 위상제어루프는 전자공학과 통신 분야에 폭넓게 사용되고 있습니다. 2. 위상검출기 XOR을 이용한 위상 검출기는 위상차가 0~π 변할 때 Vout이 0~5V까지 증가하는 것을, π~2π로 변할 때는 5V~0V로 감소하는 것을 확인할 수 있었습...2025.01.29
-
캐스코드 증폭기 실험 결과 보고서2025.01.021. 캐스코드 증폭기 캐스코드 증폭기는 공통 소스 증폭기에 비해 높은 전압 이득을 얻을 수 있어 많이 사용되고 있습니다. 입력 임피던스가 상대적으로 낮은 공통 게이트 증폭기를 추가로 연결하여 전류 신호를 출력하기에 유용하지만, 출력 전압 스윙이 감소하는 단점이 있어 저전압 회로에서 사용하기 어려울 수 있습니다. 캐스코드 증폭기의 출력 저항은 트랜지스터 자체의 출력 저항에 비해 증가하지만, 실험 과정에서 저항 측정이 이루어지지 않아 정확한 비교는 어렵습니다. PSpice를 통해 구한 전압 이득과 실험 결과 간 차이는 PSpice가 모...2025.01.02
-
[전자공학응용실험]10주차_6차실험_실험 17 능동 부하가 있는 공통 소오스 증폭기_예비레포트_A+2025.01.291. 능동 부하가 있는 공통 소오스 증폭기 이 실험에서는 전류원 부하를 PMOS 트랜지스터 M2를 이용하여 구현한 공통 소오스 증폭기 회로를 구성하고, 이를 바탕으로 공통 소오소 증폭기의 전압 이득을 구하고자 합니다. 입력에 따라서 M1에 흐르는 전류와 부하에 흐르는 전류가 같아지는 출력을 구할 수 있고, 이를 통해 전달 특성 곡선을 구할 수 있습니다. 1. 능동 부하가 있는 공통 소오스 증폭기 능동 부하가 있는 공통 소오스 증폭기는 전자 회로 설계에서 널리 사용되는 중요한 회로 구조입니다. 이 증폭기는 입력 신호를 증폭하여 출력 ...2025.01.29
-
아주대학교 A+전자회로실험 실험6 예비보고서2025.05.091. 삼각파 발생회로 실험 목적은 연산 증폭기를 사용한 슈미트 트리거 회로와 적분기를 연결하여 삼각파 및 구형파 발생 회로의 동작 원리를 배우고, 실제 실험을 통해 회로를 구현하여 발진 주파수 f_o를 측정하고 계산식으로 구한 값과 비교하여 이론식을 증명하는 것입니다. 삼각파 발생 회로는 슈미트 트리거 회로와 적분회로로 구성되며, 전원을 인가하면 A1의 출력 전압은 +- V_0,sat 크기의 구형파가 되고, A2는 적분 회로이자 부궤환 회로이므로 삼각파 특성을 갖게 됩니다. 이론적으로 주기는 T_0 = 4RC(R_2/R_1)이고 주...2025.05.09
4 / 7
