총 133개
-
홍익대학교 집적회로 최종 프로젝트2025.05.151. 1비트 전가산기 논리회로 분석 및 변환 NAND 게이트, NOR 게이트, 인버터만 사용할 수 있는 Microwind 프로그램의 특성상 회로도를 NAND 게이트, NOR 게이트, 인버터로 구성된 회로도로 변경하였다. Cout을 구성하는 2개의 AND 게이트와 1개의 OR 게이트를 3개의 NAND 게이트로 변경하였고, XOR 게이트를 2개의 NAND 게이트, 1개의 NOR 게이트, 2개의 인버터로 변경하였다. 최종적으로 7개의 NAND 게이트, 4개의 인버터, 2개의 NOR 게이트로 구성된 1비트 전가산기 회로를 설계하였다. 2....2025.05.15
-
트랜지스터 소신호 공통 컬렉터 교류증폭기 실험2025.11.121. 공통 컬렉터 증폭기 공통 컬렉터 증폭기는 트랜지스터의 컬렉터를 공통으로 접지하고 베이스에 입력신호를 인가하며 이미터에서 출력을 얻는 증폭회로입니다. 이 구성은 높은 입력임피던스와 낮은 출력임피던스를 특징으로 하며, 전압이득은 1에 가까우나 전류이득이 크고 임피던스 정합에 유리합니다. 주로 버퍼 증폭기나 임피던스 변환기로 사용됩니다. 2. 소신호 교류증폭 소신호 교류증폭은 트랜지스터가 선형영역에서 동작할 때 작은 신호의 변화를 증폭하는 과정입니다. 직류 바이어스점 주변에서 교류신호의 작은 변화를 다루며, 이때 트랜지스터의 동적 ...2025.11.12
-
전자공학실험 6장 공통 이미터 증폭기 A+ 예비보고서2025.01.131. BJT 소신호 등가회로 BJT 소신호 등가회로는 트랜지스터의 선형적인 증폭을 얻기 위해 소신호 AC 전압을 입력 전압으로 하는 등가 회로 모델이다. 컬렉터 전류 i_c는 g_m에 비례하며, 소신호 출력 전압 v_o의 크기는 r_o에 비례한다. 따라서 r_o는 컬렉터 전류에 반비례한다. 2. 공통 이미터 증폭기의 동작 원리 공통 이미터 증폭기에서 입력 v_I는 베이스-이미터 전압 v_BE이고, 출력 v_0는 컬렉터-이미터 전압 v_CE이다. 베이스-이미터 사이의 소신호 입력 전압에 비례하는 전류가 컬렉터에 흐르고, 이 전류가 출...2025.01.13
-
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계2025.04.291. 조합 논리 회로 조합 논리 회로란, 논리 회로에서 그 출력이 생각하고 있는 시점에서의 회로 입력 값만으로 정해지는 회로를 의미한다. 본 실습 9에서는 이러한 조합 논리 회로의 예로 두 개 이상의 수를 입력하여 이들의 합을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할 수 있다. 2. 전가산기 회로 설계 첫 번째 실험으로, AND/OR gate를 이용하여 전가산기를 설계한 결과, 전가산기 진리표와 동일하게 동작하는 것을 확인할 수 있었다. 두 ...2025.04.29
-
중앙대 아날로그및디지털회로설계실습 예비보고서 8장 래치와 플립플롭2025.05.051. RS 래치 RS 래치는 교차교합(Cross-coupled)된 두 NOR 게이트로 만들어진 순차식 회로로, 기본 기억소자장치입니다. RS 래치의 진리표에 따르면 R과 S의 입력이 동시에 1에서 0으로 움직이게 되면 Q와 {bar{Q}}가 진동하는 것을 확인할 수 있습니다. 셋업 시간은 클록신호가 바뀌기 전까지 입력이 변화 없이 머물러 있어야 하는 시간이며, 홀드 시간은 클록신호가 바뀐 다음에도 잠시 그대로 머물러 있어야 하는 시간입니다. 2. 래치와 플립플롭의 차이 래치는 입력이 바뀌면 출력도 바뀌지만, 플립플롭은 오로지 클록신...2025.05.05
-
위상제어루프(PLL) 설계 및 시뮬레이션 실습2025.11.111. 위상제어루프(PLL)의 개념 및 구성 위상제어루프(PLL)는 입출력 신호의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템입니다. 위상 검출기, 루프 필터, 가변 발진기(VCO)의 3가지 기본 요소로 구성되며, 위상 검출기는 입출력 파형의 위상을 비교하여 위상 차이 파형을 출력합니다. 루프 필터는 저항과 커패시터로 구성된 Low-Pass Filter를 통해 신호를 직류 전압으로 변환하고, 가변 발진기는 제어 신호의 크기에 따라 출력 주파수가 변하는 회로입니다. 2. PLL의 응용 분야 및 실제 사용 PLL은 193...2025.11.11
-
이미터 공통 증폭기 예비보고2025.01.021. 이미터 공통 증폭기 이미터 공통 증폭기는 바이폴라 트랜지스터 증폭기 중에서 전력 이득이 크고 가장 널리 사용되는 회로이다. 이 보고서에서는 이미터 공통 증폭기의 바이어스 방법과 기본적인 특성을 이해하고자 한다. 이론적 배경으로 전압 증폭기 모델과 이미터 공통 증폭기의 특성을 설명하고, 실험을 통해 동작점 측정, 전압 이득 및 입출력 저항 측정, 출력 파형 왜곡 현상 관찰 등을 수행하였다. 실험 결과를 이론값 및 PSPICE 시뮬레이션 결과와 비교 분석하였다. 1. 이미터 공통 증폭기 이미터 공통 증폭기는 트랜지스터 증폭기 회로...2025.01.02
-
아날로그 및 디지털회로설계실습 7장 결과보고서2025.01.041. 논리 게이트 구현 및 동작 실험을 통해 AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성하고 입출력 전압을 측정하였다. NAND 게이트만을 사용하여 AND, OR, NOT 게이트의 등가회로를 구성하였으며, 3입력 NAND 게이트의 등가회로도 구현하였다. 2. 게이트 소자의 시간 지연 특성 AND 게이트와 OR 게이트를 여러 개 직렬로 연결하고 오실로스코프로 입출력 신호를 측정하여 시간 지연을 확인하였다. AND 게이트의 경우 한 stage당 rise time delay 5.5...2025.01.04
-
[전자공학응용실험]3주차_1차실험_실험11 공통 소오스 증폭기_예비레포트_A+2025.01.291. 공통 소오스 증폭기 공통 소오스 증폭기의 동작 원리와 특성을 설명하고 있습니다. 입력 전압에 따른 MOSFET의 동작 영역(차단, 포화, 트라이오드)과 각 영역에서의 드레인 전류 및 출력 전압 특성을 수식으로 표현하고 있습니다. 또한 MOSFET의 소신호 등가회로를 이용하여 트랜스컨덕턴스와 출력 저항을 구하는 방법을 설명하고 있습니다. 2. MOSFET 소신호 등가회로 MOSFET을 선형적인 증폭기로 동작시키기 위해 DC 바이어스 전압과 소신호 전압을 동시에 인가하는 방법을 설명하고 있습니다. 이를 통해 MOSFET의 소신호 ...2025.01.29
-
아주대학교 A+전자회로실험 실험3 예비보고서2025.05.091. 미분기 미분기는 입력 신호 파형의 시간 미분에 비례하여 출력을 발생하는 기능을 갖는다. 주파수 영역에서 분석하면 입출력 관계식은 V_o/V_i = -R_F/(R_s + 1/jωC)이며, ω→∞이면 V_o/V_i = -R_F/R_s가 된다. 따라서 입력 신호의 주파수가 cutoff frequency f_c = 1/(2πR_sC)보다 낮은 주파수에서만 미분기로 작용한다. 이보다 높은 주파수에서는 반전 증폭기가 된다. 미분기는 펄스 응답에서 직렬 RC 회로로, 주파수 응답에서 고역 통과 필터로 사용된다. 2. 적분기 적분기는 입력 ...2025.05.09
4 / 14
