총 270개
-
[A+]전자회로설계실습 실습 2 결과보고서2025.01.041. 센서의 구현 실험 결과 offset voltage가 증폭되어 4.23V가 출력되었습니다. Amplifier의 두 단자를 모두 접지하였지만, 입력단자의 미세한 신호가 매우 큰 open loop gain에 의해 증폭되었습니다. Open loop gain은 증폭비를 알 수 없기 때문에 offset voltage를 구할 수 없습니다. 2. Integrator의 동작 실험에서는 가변저항을 530Ω에 가까운 500Ω정도로 맞추어 입력저항으로 연결하였습니다. 이에 따라 Function generator는 2Vpp로 설정되어 있기 때문에 F...2025.01.04
-
반도체소자공학 이론(BJT, FET)2025.05.111. 반도체 소자 반도체 소자의 기본 원리와 구조에 대해 설명합니다. 주요 내용으로는 pn 접합, 전하 캐리어, 전계 효과 트랜지스터(FET) 등이 포함됩니다. 2. 바이폴라 접합 트랜지스터(BJT) 바이폴라 접합 트랜지스터(BJT)의 동작 원리와 특성에 대해 설명합니다. 주요 내용으로는 에미터-베이스 접합, 베이스-콜렉터 접합, 전하 캐리어 흐름 등이 포함됩니다. 3. 전계 효과 트랜지스터(FET) 전계 효과 트랜지스터(FET)의 동작 원리와 특성에 대해 설명합니다. 주요 내용으로는 채널, 게이트, 소스, 드레인 등의 구조와 전하...2025.05.11
-
아날로그및디지털회로설계실습 (예비)설계실습 8. 래치와 플립플롭 A+2025.01.291. RS 래치 RS 래치의 특성을 분석하였습니다. NAND RS 래치와 NOR RS 래치의 진리표를 나타내고, 이론적인 상태도를 그렸습니다. PSPICE를 활용하여 진리표의 결과를 확인하였습니다. 1. RS 래치 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. 이 소자는 두 개의 NOR 게이트로 구성되어 있으며, 하나의 입력이 1일 때 다른 입력이 0이 되면 출력이 반전되는 특성을 가지고 있습니다. 이를 통해 상태를 저장하고 유지할 수 있습니다. RS 래치는 간단한 구조와 동작 원리로 인해 플립플롭, 카운터...2025.01.29
-
아날로그및디지털회로설계실습 (예비)설계실습 4. 신호발생기 A+2025.01.291. Wien bridge 회로 설계 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하고, 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하였습니다. 발진 조건을 만족하는 R1, R2 값을 계산하여 회로를 구현하였고, 시뮬레이션을 통해 출력 파형과 FFT plot을 확인하였습니다. 2. Wien bridge oscillator 안정화 다이오드를 사용하여 Wien bridge oscillator를 안정화하는 회로를 설계하였습니다. 대신호에서 다이오드 하나가 Forward bias되어 피드백 저항과 Op ...2025.01.29
-
아날로그및디지털회로설계실습 (결과)설계실습 4. 신호발생기 A+2025.01.291. Wien bridge oscillator 설계 및 구현 실험 조원들은 Wien bridge 발진기 회로를 설계하고 구현하였습니다. 회로 구성 시 실제 소자 값의 오차로 인해 예상 주파수와 실제 측정 주파수 간에 차이가 있었지만, 이를 분석하고 증명하는 과정을 거쳤습니다. 또한 다이오드를 추가하여 자동 이득 조정 회로를 구성함으로써 출력 파형의 왜곡을 줄일 수 있었습니다. 2. 출력 파형 특성 분석 실험에서는 gain 값 변화에 따른 출력 파형의 왜곡 현상을 관찰하였습니다. gain 값이 커질수록 파형의 왜곡이 줄어드는 것을 확...2025.01.29
-
아날로그및디지털회로설계실습 (예비)설계실습 7. 논리함수와 게이트 A+2025.01.291. NAND 게이트 NAND게이트의 기능을 갖는 회로는 AND에 NOT을 함께 사용하여 구성하였다. 아래의 표의 simulation 통해 알 수 있듯이 모든 입력이 1일 때만 출력이 0이 되는 것을 확인하여 NAND게이트의 기능이 작동하는 것을 확인했다. 2. NOR 게이트 NOR게이트의 기능을 갖는 회로는 OR에 NOT을 함께 사용하여 구성하였다. 아래의 표의 simulation 통해 알 수 있듯이 모든 입력이 0일 때만 출력은 1이 되는 것을 확인하여 NOR게이트의 기능이 작동하는 것을 확인했다. 3. XOR 게이트 XOR게이...2025.01.29
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계2025.05.101. 조합논리회로 설계 이 실습의 목적은 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것입니다. 실습에서는 전가산기 회로의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언식을 구하며, 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계합니다. 또한 XOR 게이트를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하고, 2비트 가산기 회로를 설계합니다. 1. 조합논리회로 설계 조합논리회로 설계는 디지털 시스템 설계의 핵심 요소 ...2025.05.10
-
중앙대 아날로그및디지털회로설계실습 예비보고서 9장 4bit adder 회로설계2025.05.051. 조합논리회로 조합논리회로의 한 예로 가산기 회로를 설계하는 방법을 설명합니다. 전가산기의 진리표, Karnaugh 맵을 이용한 불리언식 간략화, NAND-NAND 또는 NOR-NOR 로직 회로 설계, XOR gate를 이용한 다단계 조합 논리 회로 설계 등의 내용이 포함되어 있습니다. 2. 2Bit 가산기 회로 위에서 설계한 전가산기 회로를 연결하여 2Bit 가산기 회로를 설계하는 방법을 설명합니다. XOR gate를 이용한 전가산기 두 개를 연결하여 2Bit 가산기 회로를 구현하는 내용이 포함되어 있습니다. 1. 조합논리회로...2025.05.05
-
아날로그 및 디지털회로 설계 실습 실습10_7-segment Decoder 회로 설계_결과보고서2025.01.211. 7-segment Decoder 7-segment Decoder는 4비트 BCD 입력을 받아 7-segment LED 디스플레이를 구동하는 회로입니다. 7-segment LED는 16개의 세그먼트로 구성되어 있으며, 이 중 4개의 세그먼트를 사용하여 0부터 9까지의 숫자를 표시할 수 있습니다. 7-segment Decoder 회로는 BCD 입력을 받아 이를 7-segment LED 구동 신호로 변환하는 역할을 합니다. 이를 통해 디지털 회로에서 숫자 표시가 가능해집니다. 2. 7-segment LED 유형 7-segment L...2025.01.21
-
아날로그 및 디지털회로 설계 실습 실습10_7-segment Decoder 회로 설계_예비보고서2025.01.211. 7-segment와 Decoder 7-segment와 Decoder를 이해하고 관련 회로를 설계하는 것이 이 실습의 목적입니다. 7-segment 디스플레이는 숫자 0부터 9까지를 표현할 수 있는 디스플레이 장치이며, Decoder는 이진 입력 신호를 7-segment 디스플레이에 맞는 출력 신호로 변환해주는 역할을 합니다. 이 실습에서는 7-segment/Decoder 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언식을 구한 뒤, Decoder와 7-Segment를 이용한 7-Segment 구동 회로를 설계...2025.01.21
19 / 27
