총 6개
-
고려대학교 디지털시스템실험 A+ 4주차 결과보고서2025.05.101. 4 bit Adder/Subtractor 구현 및 FPGA 동작 검증 이번 실험에서는 4 bit Adder/Subtractor 회로를 구현하고 FPGA에서 동작을 검증하였습니다. Half-Adder와 Full-Adder 회로를 기반으로 4-bit Ripple Carry Adder와 4-bit Adder/Subtractor 모듈을 구현하였습니다. 다양한 입력 조건에 대해 Cout과 Sum 신호를 확인하여 회로가 정상적으로 동작함을 확인하였습니다. 2. 4 bit*4bit Multiplier 구현 및 FPGA 동작 검증 또한 4 ...2025.05.10
-
고려대학교 디지털시스템실험 A+ 5주차 결과보고서2025.05.101. Binary to 7-SEGMENT 이번 실험을 통해 7-segment의 8자리가 어떻게 동시에 보여지는지 알 수 있었습니다. Binary to 7-segment를 구현할 때에 저번 시간에 만들었던 binary to BCD를 사용하였고, 이렇게 만든 Binary to 7-segment 함수를 이용해 7-segment 계산기를 만들 수 있었습니다. 이 과정에서 간단한 동작을 하는 함수 하나를 만드는 데에도 그 안에 많은 함수가 쓰인다는 것을 알 수 있었습니다. 2. Adder/Subtractor와 연결한 7-SEGMENT 만들기...2025.05.10
-
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로2025.01.201. 비교 회로 비교 회로는 XOR gate와 AND gate를 이용해 입력받은 두 2진수를 비교한 후 두 수가 같은지 다른지 결과로 출력해준다. 물론 XOR gate의 수를 늘려서 비교하는 입력의 개수를 (2*XOR)개의 꼴로 늘릴 수 있다. 그리고 두 수 중 어떤 것이 더 큰지 비교한 후 출력해주는 magnitude comparator라는 비교회로도 있다. 2. 가산 회로 Half-adder는 1bit의 두 이진수를 더해 2bit의 출력(0부터 3까지)을 내는 기본적인 adder이다. Full-adder는 1bit의 세 이진수를...2025.01.20
-
A+ 연세대학교 기초아날로그실험 5주차 예비레포트2025.05.101. Operation amplifier (Op-amp) Op-amp는 다섯 개의 단자 중 두 개의 입력단자 과 사이의 전압 차이를 증폭하여 출력 단자로 출력하거나 여러 연산을 수행할 수 있는 소자이다. 이때 Op-amp의 출력 값은 이며 여기서 는 Op-amp의 open loop Voltage gain이다. 이 식에 따라 입력 전압 과 의 차이에 를 곱한 값이 출력 전압 값이 되므로 입력 전압에 비해 출력 전압이 증폭되기 때문에 Amplifier라고 불린다. 2. Inverting amplifier Inverting amplifi...2025.05.10
-
A+ 연세대학교 기초아날로그실험 7주차 결과레포트2025.05.101. Passive LPF Design 실험 1에서는 Passive LPF 회로를 구성하고 cut off frequency가 4kHz가 되도록 인덕터와 축전기의 값을 조절하는 실험을 진행했습니다. 실험 결과 cut off frequency는 4.049kHz로 이론값과 약 1.23%의 오차가 있었습니다. 이는 실제 사용한 소자 값이 이론값과 달랐기 때문입니다. Bode plot 분석을 통해 LPF의 특성을 확인할 수 있었습니다. 2. Active BRF Design 실험 2에서는 Active BRF 회로를 구성하고 Notch Freq...2025.05.10
-
디지털 논리실험 6주차 예비보고서2025.05.061. ALU 74181의 기능 ALU 74181을 이용하여 네 자리 이진수의 덧셈을 구현하는 방법을 설명하였습니다. 74181의 A+B, XOR, A-B-1, AB minus 1 기능을 이용하여 이진수의 덧셈, 비교, 뺄셈 등을 수행할 수 있습니다. 2. 이진수 덧셈 구현 ALU 74181의 A+B 기능을 이용하여 네 자리 이진수의 덧셈을 구현하는 방법을 설명하였습니다. 입력 값이 active low이므로 실제 입력 값을 반대로 넣어야 하며, 출력 값 역시 active low임을 주의해야 합니다. 3. 이진수 비교 구현 ALU 74...2025.05.06