본문내용
1. 반도체 공정 개요
1.1. 반도체 공정의 주요 단계
반도체 공정의 주요 단계는 다음과 같다.
웨이퍼 공정은 실리콘 잉곳을 가공하여 웨이퍼를 만드는 단계이다. 실리콘 잉곳을 자르고 연마하여 표면을 평탄하게 만들고, 열처리를 통해 웨이퍼의 결정구조를 개선한다. 이후 웨이퍼에 산화막을 증착하여 기본적인 절연체를 형성한다.
다음으로는 노광 공정이다. 웨이퍼 표면에 감광 물질인 포토레지스트를 코팅하고, 마스크를 통해 빛을 쬐어 원하는 패턴을 형성한다. 이를 통해 웨이퍼 표면에 회로의 모양을 새길 수 있다.
그 다음 단계는 증착 공정이다. 웨이퍼 위에 금속, 절연물질, 반도체 물질 등을 증착하여 회로를 구현하는 박막을 형성한다. 물리증착법이나 화학증착법을 사용한다.
증착 이후에는 식각 공정이 진행된다. 불필요한 박막을 제거하여 원하는 회로 패턴을 만들어낸다. 건식 식각과 습식 식각 방식이 사용된다.
이렇게 만들어진 웨이퍼에 대해 세정 공정을 진행하여 오염물질을 제거한다. 세정 방식에는 액상 세정, 건식 세정, 플라즈마 세정 등이 있다.
마지막으로 공정 변수를 제어하고 검사 기술로 결함을 찾아내는 공정제어 기술이 필요하다. 웨이퍼 내 불순물 농도, 박막 두께, 회로 선폭 등을 정밀하게 측정하고 관리한다.
이와 같이 반도체 제조에는 웨이퍼 공정, 노광 공정, 증착 공정, 식각 공정, 세정 공정, 공정제어 기술 등 다양한 단계가 복합적으로 요구된다. 각 공정은 서로 영향을 미치므로 전체 공정이 유기적으로 잘 진행되어야 한다.
1.2. 웨이퍼 공정
웨이퍼 공정은 반도체 제조의 가장 핵심적인 단계로, 실리콘 웨이퍼 위에 전자 소자들을 만드는 과정이다. 웨이퍼 공정은 크게 네 가지 단계로 이루어지는데, 웨이퍼 제조, 산화막 형성, 도핑, 그리고 금속 배선 공정이다.
첫째, 웨이퍼 제조 공정은 실리콘 잉곳을 얇은 원판 형태로 슬라이싱하고 연마하여 웨이퍼 기판을 만드는 과정이다. 실리콘 잉곳은 단결정 실리콘을 용융 상태로 만들어 천천히 냉각시켜 만드는데, 이때 순수도 99.9999% 이상의 초고순도 실리콘을 사용한다. 웨이퍼 제조 기술의 발전에 따라 웨이퍼 직경은 점점 늘어나고 있어, 현재 300mm 웨이퍼가 널리 사용되고 있으며 450mm 웨이퍼 개발도 진행 중이다.
둘째, 산화막 형성 공정은 웨이퍼 표면에 열산화 또는 화학적 증착을 통해 산화막을 성장시키는 단계이다. 산화막은 전자 소자의 절연체 역할을 하며, 웨이퍼 표면의 결함을 막아 안정성을 높여준다. 열산화는 웨이퍼를 고온의 산소 분위기에 노출시켜 실리콘과 반응하여 이산화규소 막을 형성하는 방식이다. 화학적 증착은 가스 상태의 반응물을 웨이퍼 표면에 공급하여 막을 증착하는 기술이다. 최근에는 원자층 증착법(ALD)이 도입되어 극박막의 우수한 균일성과 단차 피복성을 확보할 수 있게 되었다.
셋째, 도핑 공정은 웨이퍼에 불순물을 주입하여 p형 또는 n형 반도체를 형성하는 단계이다. 도핑 방식에는 확산과 이온주입이 있는데, 확산 방식은 고온에서 불순물 가스를 흘려보내 확산시키는 방법이고, 이온주입은 고에너지의 불순물 이온을 직접 웨이퍼에 주입하는 방식이다. 이온주입 방식은 보다 정밀한 도핑이 가능하지만 결정 손상이 있어 열처리가 필요하다.
넷째, 금속 배선 공정은 웨이퍼 표면에 금속 배선을 형성하는 단계이다. 금속 배선은 전자 소자들 간의 전기적 연결을 담당하며, 주로 알루미늄, 구리, 텅스텐 등의 금속이 사용된다. 금속 배선 공정에는 물리적 증착(PVD), 화학적 증착(CVD), 전기도금 등의 기술이 활용된다. 최근에는 구리 배선이 널리 쓰이고 있는데, 구리는 알루미늄에 비해 전기 저항이 낮아 성능이 우수하다.
이와 같은 웨이퍼 공정을 거쳐 전자 소자가 집적된 웨이퍼가 완성되면, 이후 패키징과 테스트 공정을 통해 최종 반도체 제품이 만들어진다.
1.3. 패키징 공정
패키징 공정이란 반도체 칩(다이)을 외부 충격 및 환경으로부터 보호할 수 있는 형태로 만들고, 회로의 전기 신호를 기판과 연결하는 공정이다. 이를 통해 반도체 소자를 실제 전자 기기에 사용할 수 있게 한다.
먼저, 웨이퍼 절단 공정이 있다. 웨이퍼를 개별 칩(다이) 단위로 자르는 과정으로, 다이아몬드로 코팅된 블레이드를 사용한다. 이때 절단 과정에서 칩의 배열이 흐트러지거나 손상되는 것을 방지하기 위해 웨이퍼 후면을 얇게 갈아내는 그라인딩 공정과 테이프로 고정하는 테이핑 공정이 선행된다. 웨이퍼 절단 장비 시장에서는 일본 기업 디스코가 주도적인 입지를 차지하고 있다.
다음으로는 본딩과 패키징 공정이 있다. 본딩은 웨이퍼 칩과 기판을 접착하는 단계로, 금속 선을 이용하는 와이어 본딩과 칩 자체에 범핑을 통해 기판을 직접 연결하는 플립칩 본딩 방식이 있다. 패키징은 반도체 칩을 외부 충격 및 환경으로부터 보호하고 전기 신호를 연결하는 단계이다. 최근에는 칩렛 기술의 발전으로 FC-BGA(Flip Chip Ball Grid Array) 기판 수요가 폭발적으로 증가하고 있다. 국내에서는 반도체 기판 분야에서 해성디에스가 두각을 나타내고 있다.
마지막으로, 차세대 패키징 기술이 주목받고 있다. 대표적인 기술로 TSV(Through Silicon Via), 2.5D 패키징, 하이브리드 본딩, FO-WLP(Fan-Out Wafer Level Package) 등이 있다. TSV 기술은 3D 패키지 구조를 구현하기 위해 필수적이며, 한미반도체가 금속 박막 증착 기술을 확보하고 있다. 2.5D 패키징은 실리콘 인터포저를 활용하여 칩 간 통신 속도를 높이는 기술이다. 하이브리드 본딩은 기존 솔더볼 연결 방식의 한계를 극복하기 위한 화학적 접합 기술로, 소니, TSMC, 삼성전자 등이 주목하고 있다. FO-WLP는 TSMC가 애플 AP에 적용한 대표적인 어드밴스드 패키징 기술이다.
이와 같이 패키징 공정은 반도체 소자의 실제 활용을 가능하게 하는 필수적인 단계로, 최근 소자의 고성능화와 미세화에 발맞추어 계속해서 발전하고 있다.
1.4. 테스트 공정
테스트 공정은 전기적 특성 검사로 웨이퍼 칩의 불량이 다음 단계로 넘어가지 않도록 해 손실을 최소화하는 것이다. 초창기에는 양산 제품의 불량을 걸러내는 필터링 위주로 진행했지만, 최근에는 테스트 결과가 누적된 사례를 기반으로 신뢰성 불량을 사전 차단하고 수율을 높여 원가 절감에 기여하는 포괄적 목적으로 시행한다.
반도체 테스트 공정은 제품 완성 단계에 따라 웨이퍼 테스트, 패키지 테스트, 모듈 테스트로 나뉜다. 웨이퍼 테스트와 패키지 테스트는 전기 신호를 통해 기능, 성능 검사뿐 아니라 열적 내구성을 확인하는 번인테스트도 포함한다. 모듈 테스트 과정에서는 번인공정이 진행되지 않지만, 실제 사용 환경에서 발생할 수 있는 포괄적 테스트가 이루어진다.
웨이퍼 테스트는 온도 내구성, 속도, 동작을 중심으로 기능과 성능이 제대로 작동하는지 확인하는 과정이다. 글로벌 테스트 하우스로는 ASE, 앰코테크놀로지, JCET 등이 있다. 국내에서는 네패스아크, 두산테스나 등의 전문 테스트 하우스와 하나마이크론, 에이티세미콘 등의 OSAT 업체가 있다.
패키징 테스트는 웨이퍼 테스트를 통과한 칩에 패키지 공정을 실시한 뒤 진행하며 '파이널 테스트'라고도 한다. 패키징 테스터는 엑시콘, 유니테스트, 네오셈 등이 생산한다.
반도체 테스트에 사용되는 주요 소모품으로는 프로브카드, 인터페이스 보드, 소켓 등이 있다. 프로브카드는 웨이퍼 테스트에 쓰이는 대표적인 소모품이며, 인터페이스 보드는 메모리 반도체를 검사할 때 사용한다. 소켓은 패키징된 반도체 소자를 테스트하는 데 쓰이는 소모품이다.
2. 노광 공정
2.1. 노광 공정의 원리
노광 공정의 원리는 빛을 사용하여 웨이퍼 표면에 회로의 패턴을 전사하는 것이다. 이를 위해 감광제(photoresist)를 웨이퍼 표면에 도포하고 마스크를 통해 빛을 쪼여 감광제의 화학 반응을 유도한다. 감광제 중 노출된 부분은 현상 과정에서 제거되어 웨이퍼 표면이 드러나게 되고, 이후 식각 공정을 통해 원하는 패턴을 형성할 수 있다.
감광제에는 positive형과 negative형이 있다. Positive형 감광제는 빛에 노출되면 분자 구조가 변화하여 현상 과정에서 제거되는 반면, negative형 감광제는 빛에 노출되면 분자 간 결합이 강해져 현상 과정에서 남게 된다. 따라서 positive형은 마스크의 패턴과 동일한 형태가, negative형은 반전된 형태가 웨이퍼 표면에 전사된다.
노광 공정에는 다양한 방식이 사용되는데, 대표적으로 근자외선(Deep UV) 노광과 극자외선(Extreme UV) 노광이 있다. 근자외선 노광은 기존의 주류 기술로, 파장이 193nm인 ArF 엑시머 레이저를 광원으로 사용한다. 이에 비해 극자외선 노광은 13.5nm의 매우 짧은 파장을 가진 플라즈마를 이용하여 보다 미세한 패턴을 구현할 수 있다.
노광 공정은 반도체 소자의 미세화에 핵심적인 역할을 담당하며, 지속적인 기술 발전을 통해 점점 더 작은 패턴을 형성할 수 있게 되었다. 이는 전자 기기의 고집적화와 성능 향상에 크게 기여하고 있다.
2.2. EUV 노광 공정
EUV 노광 공정은 극자외선(Extreme Ultraviolet, EUV)이라는 파장대의 빛을 이용하여 반도체 회로를 노광하는 공정이다. 전통적인 광학 리소그래피 공정에서는 ArF 엑시머 레이저(193nm)를 사용해왔지만, 계속되는 반도체 미세화에 따라 해상도의 한계가 나타나게 되었다. 이에 따라 차세대 노광 기술로 주목받고 있는 것이 EUV 리소그래피이다.
EUV 노광 공정은 13.5nm 파장의 극자외선을 이용한다. 이 파장은 종래의 광학 리소그래피에 비해 매우 짧아, 미세한 패턴을 구현할 수 있다. EUV 공정을 통해 14nm, 10nm, 7nm 등의 극소 선폭을 갖는 패턴을 형성할 수 있게 되었다.
EUV 노광 공정을 구현하기 위해서는 몇 가지 기술적 과제들이 해결되어야 한다. 첫째, EUV 광원 기술이다. 13.5nm 파장의 EUV 광을 발생시키기 위해서는 고체 타겟을 레이저로 가열하여 플라즈마를 발생시키는 방식이 사용된다. 이때 플라즈마에서 발생하는 EUV 광은 매우 약하기 때문에 출력을 높이는 기술이 필요하다. 둘째, 반사형 마스크 기술이다. EUV 광은 대부분의 물질을 투과하지...
